Σχεδίαση Ψηφιακών Συστημάτων Εργαστήριο

 

Κανονισμός Εργαστηρίου (PDF) (Υπό ανανέωση με βάση το νέο εσωτερικό κανονισμό του ΤΕΙ)

Εισαγωγή (0.19 Mb, PDF) (Ανανέωση: 26/03/2009)

Άσκηση 1 : Το περιβάλλον σχεδίασης QUARTUS-II της Altera (1.87 Mb, PDF) (Ανανέωση: 20/03/2015)

Άσκηση 2 : Υλοποίηση αποκωδικοποιητή οθόνης 7 τμημάτων (1.85 Mb, PDF) (Ανανέωση: 26/03/2009)

Άσκηση 3-4: Υλοποίηση Αθροιστή 4-Ψηφίων (1.83 Mb, PDF) (Ανανέωση: 26/03/2009)

Άσκηση 5: Σχεδιασμός και Προσομοίωση Flip-Flop και Καταχωρητή Ολίσθησης (1.83 Mb, PDF) (Ανανέωση: 26/03/2009)

 Άσκηση 6: Σχεδίαση Κυκλώματος Σύγχρονου Αθροιστή με Ανατροφοδότηση (1.83 Mb, PDF) (Ανανέωση: 26/03/2009)

Άσκηση 7-8: Υλοποίηση Παραμετρικού Μετρητή (Counter) (1.83 Mb, PDF) (Ανανέωση: 26/03/2009)

Άσκηση 9-10: Σχεδίαση Αριθμητικής Λογικής Μονάδας Τεσσάρων Ψηφίων και Απεικόνιση σε FPGA (1.83 Mb, PDF) (Ανανέωση: 26/03/2009)

Άσκηση 11: Μνήμη τυχαίας προσπέλασης (RAM) (1.83 Mb, PDF) (Ανανέωση: 26/03/2009)

Εγχειρίδιο του αναπτυξιακού συστήματος UP2-DLP-20 της ALTERA (0.27 Mb, PDF) (21/12/2004)